The Hidden Economics Behind Chip Packaging

カートのアイテムが多すぎます

ご購入は五十タイトルがカートに入っている場合のみです。

カートに追加できませんでした。

しばらく経ってから再度お試しください。

ウィッシュリストに追加できませんでした。

しばらく経ってから再度お試しください。

ほしい物リストの削除に失敗しました。

しばらく経ってから再度お試しください。

ポッドキャストのフォローに失敗しました

ポッドキャストのフォロー解除に失敗しました

The Hidden Economics Behind Chip Packaging

無料で聴く

ポッドキャストの詳細を見る

In Episode 34, Lucas and Luna unpack a quiet revolution that rarely makes headlines: advanced chip packaging. While everyone obsesses over transistor shrinks, the way chips get physically assembled is becoming a bottleneck and an opportunity. Lucas explains why TSMC's CoWoS packaging is suddenly critical for AI accelerators, how Intel is betting on Foveros, and why the cost per extra millimeter of silicon interposer can run into millions. Luna asks whether the packaging renaissance means old fabs can stay relevant. They also explore how substrate shortages—yes, the board underneath—are delaying high-end chips for months. Specific examples: NVIDIA's H100 supply constraints, Apple's UltraFusion packaging for M-series, and the $3 billion Samsung is investing in panel-level packaging. A clear look at the layer of hardware engineering most people overlook. #ChipPackaging #AdvancedPackaging #TSMC #CoWoS #IntelFoveros #SamsungPackaging #NVIDIAH100 #AppleUltraFusion #Semiconductor #ChipManufacturing #SubstrateShortage #AIHardware #HardwareEngineering #Technology #FexingoBusiness #BusinessPodcast #TheHardwarePodcast #ElectronicsEngineering Keep every episode free: buymeacoffee.com/fexingo

まだレビューはありません